ریزپردازنده ای قابل حمل و با قابلیت تحمل خرابی مبتنی بر ساختار اسپارک وی 8 A Portable and Fault-Tolerant Microprocessor Based on the SPARC V8 Architecture

مقدمه

در سال 1997، آژانس فضایی اروپا (ESA) توسعه ریزپردازنده 32 بیتی را برای برنامه های کاربردی فضای پرواز تعبیه شده که با ERC32  نشان داده شده، تکمیل نمود. ERC32 ،  مبتنی بر پردازنده Cypress CY601 SPARC V7 می باشد و در حال حاضر در چندین پروژه فضایی، از جمله کامپیوتر های کنترل ایستگاه فضایی بین المللی مورد استفاده قرار گرفته است. در سال 1998 برای مطابقت با الزامات ماموریت پروژه های ماورای سال 2000، توسعه پردازنده جدید و بهبود یافته ای تحت عنوانLEON  آغاز شد. این مقاله اهداف طراحی، ساختار، توابع با قابلیت تحمل خرابی توکار و نتایج تست اولیه این پردازنده. را ارائه می نماید پروژه LEON توسط ESA تحت مشارکت داگلاس مارش و برنامه ریزی تحقیقاتی فناوری ESA (TRP) آغاز شد و در حال حاضر توسط تحقیقات گیسلر تحت قرارداد ESTEC به شمارهFM /NL /01/15102 ادامه دارد.

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

2. پیش زمینه

ریزپردازنده اروپایی طراحی شده برای برنامه های کاربردی فضایی، به طور معمول دارای سه طراحی درایور های اصلی می باشند: تابش- سختی، عملکرد و هزینه توسعه. اهداف با بودجه محدودی انجام شده اند، دستگاهی را ایجاد می نماید که می تواند محیط تابش فضا را مقاوم سازد و بالاترین کارایی ممکن را با فرآیند نیمه هادی مشخص ارائه دهد. افزایش پیچیدگی و حجم ماهواره های جدید الزاماتی را برای کاهش هزینه، یکپارچه سازی بیشتر، استفاده از نرم افزارهای تجاری با تولید انبوه و عملکرد بالاتر ارائه می نماید. افزایش سرعت توسعه تکنولوژی میکرو الکترونیک پیچیدگی های بیشتری ارائه می نماید؛ عمر فرآیندهای نیمه هادی در حال کاهش به سوی نقطه ای می باشدکه در آن تضمین مولفه پشتیبان با طول عمر بالا دشوار و مستلزم برنامه های فضایی زیادی می باشد. علاوه بر این، تقاضا برای مولفه های نظامی از زمان پایان جنگ سرد، کاهش تعداد ریخته گری ارائه دهنده مولفه های تابش-سخت و ایجاد خدمات، به طور قابل توجهی کاهش یافته است.

هدف پردازنده LEON مطابقت با الزامات مورد نیاز برای عملکرد، دسترس پذیری و هزینه پایین با استفاده از استانداردهای تجاری، روش طراحی و تکنولوژی نیمه هادی می باشد. اهداف طراحی زیر برای پردازنده تعریف شده اند:

• استفاده از فرایند نیمه هادی های تجاری. پیاده سازی پردازنده در فرآیندهای تجاری و واژگونی تک رویداد (SEU) نیمه هادی حساس برای کاهش هزینه و افزایش کارایی امکان پذیر می باشد.


• قابلیت حمل. پردازنده باید برای تضمین دسترس پذیری بلند مدت، ، در حین حفظ عاملیت و کارائی، در طیف گسترده ای از فرآیندهای نیمه هادی با حداقل هزینه و تلاش قابل حمل باشد.


• پیمانه ای بودن. پیاده سازی پردازنده باید اجازه استفاده مجدد در طرح های سیستم روی تراشه (SOC) را بدهد.


• مقیاس پذیری. پردازنده باید با حداقل سخت افزار و نرم افزار های سربار هم در برنامه های کاربردی رده پایین و هم برنامه های رده بالا قابل استفاده باشد.


• رابط های استاندارد. پردازنده باید رابط ها را برای ساده نمودن یکپارچه سازی سیستم ها و استفاده مجدد از هسته ها، مولفه ها و ابزار تجاری استاندارد نماید.


• سازگاری با نرم افزار. پردازنده باید با ابزار توسعه نرم افزاری ERC32 و COTS بسته های نرم افزاری در حال حاضر مورد استفاده سازگار باشد.

سطح کارائی موردنظر 100 MIPS (اوج) در 100 MHz ، با مصرف برقی کمتر از 1 وات می باشد.

3. ساختار LEON

پردازنده LEON بر اساس واحد عدد صحیح سازگار با SPARCV8  می باشد که به تازگی توسعه یافته است، این برنامه شامل یک خط لوله 5 مرحله ای، ضرب سخت افزاری و واحد های تقسیم، رابط های پردازنده کمکی دوگانه و دستورالعمل مجزا و باس های اطلاعاتی (ساختار  هاروارد) می باشد. دلیل انتخاب ساختار  SPARCV8 دو چندان می باشد: برای حفظ سازگاری نرم افزار با ERC32 و برای جلوگیری از هر گونه مسائل صدور مجوز در مورد پیاده سازی مجدد مجموعه ای از دستورالمل ها (SPARC یک ساختار باز می باشد و می تواند بدون مجوز استفاده شود). باس سرعت بالای AMBA AHB برای انتقال داده بین حافظه های نهان و کنترلر حافظه ی خارجی استفاده می شود. باس سرعت پایینAMBA APB  برای اتصال دستگاه های جانبی ساده تر متصل بر روی تراشه مانند زمان سنج ها، uartها، کنترل کننده وقفه و پورت های I/O مورد استفاده قرار می گیرد. نمودار کلی را می توان در شکل 1 در زیر مشاهده نمود:

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

شکل 1: نمودار کلی LEON

4. انطباق با محیط زیست فضایی

4.1. اهداف طرح

یکی از اهداف اصلی طرح برایLEON، توانایی استفاده از واژگونی تک رویداد(SEU) فرآیند نیمه هادی حساس، در حین حفظ عملکرد صحیح در محیط فضا می باشد. آزمون های گسترده در ERC32 نشان داد که تشخیص خطا برای حفظ عملکرد صحیح، بدون استفاده از کامپیوتر یا رای گیری کافی نیست. برای جلوگیری از سربار زیادی در واحد های یدکی، تصمیم گرفته شد که تحمل خرابی بر روی تراشه برای شناسایی و حذف خطاهای SEU اجرا شود. حذف خطا برای توانایی استفاده از نرم افزار COTS اصلاح نشده، باید به طور نرم افزاری کاملاً شفاف و بدون تاثیر (یا با قابل جزئی) در کارایی باشد. برای حفظ قابلیت حمل، توابع تحمل خرابی باید به طور مستقیم در VHDL بدون تکیه بر سلول های فن آوری سخت SEU  اجرا شوند.

4.2. تجزیه و تحلیل اولیه

برای اولین طرحLEON، تنها خطاهای SEU نشات گرفته از ضربه مستقیم به عامل رجیستر یا حافظه در نظر گرفته شد. آزمایشات نشان داده است که خطاهای SEU در منطق ترکیبی می تواند در رجیستر باس ساعت انتشار یابد، اما احتمال چنین رویدادی کم است.

مطالعه در مورد توزیع سلول های ترتیبی در طراحی LEON، سه گروه را ایجاد می نماید: سلول های تک پورت حافظه با دسترسی تصادفی برای حافظه های نهان (برچسب ها و داده ها)، حافظه با دسترسی تصادفی سه پورت مورد استفاده برای فایل رجیستر پردازنده و فلیپ فلاپ های- D همزمان مورد استفاده برای تمام حافظه های ذخیره سازی از قبیل ماشین های حالت، رجیسترهای خط لوله و توابع وضعیت/کنترل. برای این سه گروه بر اساس کاربرد شان در سیستم از انواع مختلف عمل حفاظت SEU  استفاده شده است.

4.3. حافظه های پنهانی

حافظه های نهان بزرگ برای کارایی های بالا حیاتی می باشند و به طور معمول در مسیر بحرانی پردازنده (زمان بندی) قرار دارند. این امر در واقع برای LEON درست می باشد که به دلیل قابلیت حمل به جای استفاده از سلول های ram استاندارد و همزمان از ramهایی استفاده می شود که به طور خاص طراحی شده اند. ramهای حافظه نهان با تشخیص خطای ساده در قالب یک یا دو بیت توازن برای هر برچسب یا کلمه داده، برای به حداقل رساندن پیچیدگی و سربار زمانی ارائه شده اند. بیت های توازن به طور همزمان با برچسب یا داده های مربوط نوشته شده اند و در هر دسترسی بررسی شده اند. اگر خطای توازن در طول دسترسی حافظه نهان حافظه تشخیص داده شود، فقدان حافظه نهان (cache miss ) اجباری می باشد و اطلاعات (خراب) از حافظه خارجی واکشی می شود. حافظه نهان از سیاست یکسره نویسی(write-through) استفاده می نماید و بنابراین نسخه دوم از داده ها همیشه در دسترس است. تا زمانی که بررسی توالی در موازات بررسی برچسب انجام نشود، جریمه زمانی رخ نمی دهد.

در بلوک های متراکم ram، یک ضربه SEU  می تواند منجر به خطاهای متعدد در سلول های مجاور گردد. اگر بیت ها در بلوکram  بطور هندسی به عنوان ماتریسی با یک کلمه در هر خط سازمان یافته باشد، خطای متعدد می تواند در همان کلمه رخ دهد که به طور بالقوه توسط یک بیت توازن تشخیص داده نمی شود (بیت توازن واحد صرفاً می تواند خطاهایی با عدد فرد را تشخیص دهد) . برای رسیدگی به مواردی چون سلول هایram، می توان LEON  را برای استفاده از دو بیت توازن در برچسب ها و داده های کلمه، یکی برای بیت داده با اعداد فرد و دیگری برای بیت داده با اعداد زوج تنظیم نمود. سپس می توان خطای مضاعف در هر سلول مجاور را تشخیص داد. در ramهایی با کلمات داده ای بطور هندسی جاگذاری شده (یعنی، هیچ بیت مجاوری متعلق به همان کلمه نیست)، تشخیص یک بیت توازن با خطاهای مضاعف کافی است.

4.4. پردازشگر فایل رجیستر

 ساختار SPARC از رجیسترهای ویندوز 32 بیتی استفاده می نماید(16 همپوشانی). اجرای ویندوز 8 شامل 136 رجیستر عدد صحیح 32 بیتی و 32 رجیستر ممیز شناور 32 بیتی می باشد. اکثر دستورالعمل های SPARC از دو منبع و یک عملوند مقصد استفاده می نمایند، در نتیجه پردازنده LEON از سه پورت فایل رجیستر استفاده می کند. برای تشخیص خطاهای SEU، هر کلمه را می توان با استفاده از یک بیت توازن، دو بیت توازن یا یک BCH  (32،7) مقابله ای حفظ نمود. بیت های محفاظت در مرحله نوشتن خط لوله ایجاد شده و همراه با داده های مربوطه نوشته شده اند. فایل رجیستر در مرحله رمزگشایی خوانده می شود، اما برای اجتناب از جریمه های زمانی در مرحله رمزگشایی، بررسی آن در مرحله اجرایی به صورت موازی با اجرای دستورالعمل ها انجام می شود. اگر یک خطای قابل اصلاح تشخیص داده شود (شکل 2ج)، خط لوله بخشی از حافظه و محتویات آن را خالی می کند و عملوند نادرست داده اصلاح شده و دوباره در فایل رجیستر نوشته می شود (به جای نتایج دستورالعمل نادرست). سپس خط لوله در نقطه دستورالعمل شکست بطور مجدد راه اندازی شد. عملیات راه اندازی مجدد دقیقاً مشابه به دام انداختن می باشد با این استثنا که در آدرس دهی دستور العمل شکست خورده به جای بردار تله، یک پرش ایجاد می شود. عملیات راه اندازی مجدد کامل 4 سیکل زمانی به طول می انجامد و به دام اندازی نرمال هم همین مقدار زمان می برد. اگر خطای غیر قابل اصلاحی تشخیص داده شود (شکل 2 د)، تله خطای رجیستر ایجاد می شود. سربار پیاده سازی برای راه اندازی مجدد خط لوله کوچک است زیرا برای رسیدگی به تله نرمال از منطق استفاده می شود. شکل 2ب رفتار خط لوله ای یک تله طبیعی را نشان می دهد.

فایل رجیستر دارای دو پورت خواندن می باشد و با دو واحد تشخیص خطا اجرا می شوند. فایل رجیستر دارای یک پورت نوشتن، و تنها یک واحد تصحیح می باشد. این بدان معنی است که اگر بیش از یک خطای قابل اصلاح رخ دهد، این دستورالعمل در هر زمان برای هر خطا و اصلاح و ذخیره مقدار رجیستر صرفاً یک بار راه اندازی مجدد خواهد شد. در بدترین حالت، دستور العمل ذخیره سازی دوبلی که از چهار رجیستر واحد استفاده می نماید را می توان تا چهار بار راه اندازی مجدد نمود و بدین طریق می توان در یک زمان یک مقدار رجیستر را اصلاح نمود.

استانداردترین سلول مجموعه برنامه هایram دربردارنده ram سه پورت نیست و سپس فایل رجیستر به عنوان دو ram دو پورت در موازات پورت های نوشتن متصل به هم اجرا شده است. در چنین موردی، نه تنها برای تشخیص خطا بلکه برای اصلاح آنها می توان از کدهای توازن ارزان تری استفاده نمود. ram های دو پورت دارای محتوای یکسان می باشند و هنگامی که یک خطای توازن بر روی پورت خوانش شناسایی شد (یعنی در یک حافظه)، تصحیح خطا با کپی مقدار حافظه بدون خطا برای حافظه شکست خورده انجام می شود. در طول عملیات کپی، ram بدون خطا (مفروض) نیز برای خطاها بررسی می شود، اگر خطایی یافت شود، تله خطای غیر قابل تصحیح ایجاد می شود.

اگر چه طرح حفاظت اجراشده (توازن یاBCH) هیچگونه تاثیر زمانی نداشته باشد، سطح کارائی دستورالعمل های ذخیره سازی دوگانه را می توان کمی تحت تاثیر قرار داد. به همین دلیل است که بافر نوشتن در حافظه نهان داده درخواست باس حافظه را در یک چرخه زمانی به تاخیر خواهد انداخت تا هیچ چرخه ذخیره حافظه ای قبل از بررسی و اصلاح(بالقوه)  ذخیره ثانوی کلمه داده آغاز نگردد.

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

شکل 2: عملیات خط لوله در تله ها و خطاها

فلیپ فلاپ ها

پردازنده شامل حدود 2500 فلیپ فلاپ، مورد استفاده برای ذخیره سازی موقت و حالت ماشینی می باشد. برای محافظت در برابر خطاهای SEU، هر رجیستر بر روی تراشه را می توان با استفاده از افزونگی مدولار سه گانه (TMR) اجرا نمود. فلیپ فلاپ ها به طور مداوم زمان سنجی شده و هر گونه خطای رجیستر SEU به طور خودکار در یک چرخه زمانی حذف خواهد شد، در حالی که خروجی رای دهنده مقدار صحیح (بدون گلیچ) را حفظ خواهد نمود. برای افزایش بیشتر استحکام ، هر یک از سه مسیر رجیستر TMR دارای درخت های زمانی جداگانه می باشد (شکل 3). بنابراین یک ضربه SEU در یک درخت زمانی حتی اگر داده ها از مسیر کامل از 2500 رجیستر تغییر یابد، می تواند تحمل شود. در باس ساعت ذیل، تمام خطاها زمانی حذف خواهد شد که اطلاعات جدید زمان سنجی شده باشد. ضربهSEU  در پد زمانی(واحد) به این دلیل تحمل نمی شود که در هر سه درخت زمانی را انتشار خواهد یافت. با این حال، میزان بالای ویژگی ها و ظرفیت بافر زمانی اصلی، موجب چنین رویداد بعیدی می شود.

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.