معماری پردازنده قدرت کارآمد و پردازنده سلولی Power Efficient Processor Architecture and The Cell Processor

1. مقدمه

بخش بندی این مقاله به صورت زیر می باشد. بخش 2، به بحث در مورد بعضی از چالش هایی می پردازد که طراحان ریزپردازنده ها با ان مواجه می باشند و انگیزه ای را برای فعالیت در هر ترانزیستور به عنوان یک متریک رتبه اول برای کارایی طرح ایجاد می کند. بخش 3 به بحث در مورد افزایش معماری ریزپردازنده به نسبت این معیار متری می پردازد. بخش 4 به بحث در مورد بعضی از انتخاب های معماری دیگر که باعث بهبود کارایی طرح و عملکرد پیک پردازنده می گردد، می پردازد. بخش 5 به بحث در مورد بعضی از محدودیت های انتخاب های معماری که در بخش 3 معرفی شد، می پردازد، و SMP غیرهمگن را به عنوان ابزاری برای غلبه بر این محدودیت ها مطرح می کند. بخش 6 خلاصه ای از تشکیلات پردازنده سلولی را بیان می کند.

عملکرد در هر ترانزیستور به عنوان یک معیار متری

معماران ریزپردازنده و معماران مبکرو در چند دهه گذشته تحت تاثیر دو معیار متری اولیه که عملکرد را مشخص می کند، قرار گرفته اند: که شامل عملکرد در هر سیکل ( اعلب توسط تعداد دستورالعمل هایی که در هر سیکل پردازنده تکمیل می شود)، و بسامد طرح ( برای نمونه، زمان سیکل طراحی که توسط 4 مبدل تاخیر اندازه گیری می شود) می باشد. در ادغام با قابلیت های فناوری ( برای نمونه یک تریلیون ثانیه در هر fo4) و محدودیت های سیستم ( برای نمونه شرایط دسته بندی، تنوع منبع تغذیه، تغییرات تصادفی نامطلوب در منبع، و شرایط حرارتی) می باشد. این موارد به تعیین فرکانس عملیاتی نهایی و عملکرد محصول نهایی می پردازد.

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

تعدادی از این معیارهای متری از نظر بازدهی مد نظر قرار می گیرند، که در محدوده انرژی در هر فعالیت تا تاخیر- انرژی می باشد. هر یک از این معیارهای متری به موازنه عملکرد پردازنده از نظر بازدهی می پردازند و هر یک از این معیارهای متری می تواند مناسب باشد. به هر حال، در این مقاله، ما به بررسی عملکرد در هر ترانزیستور به عنوان یک معیار متری می پردازیم. این معیار متری، عملکرد را در هر وات تخمین می زنند در صورتی که مقدار ثابتی را در هر تاوان توان ترانزیستور مد نظر قرار دهیم. این فرایند زمانی منطقی می باشد که فناوری CMOS با عملکرد بالا مورد استفاده قرار گرفته و مقدار ثابتی از این توان به زیر استاندارد و جریانات تونل سازی اکسید مدخل افت کند، و زمانی که هدف بهینه سازی عملکرد تقویت بوده زمانی که بخش قابل توجهی از تراشه ها مورد استفاده قرار گیرد.

3. بازده معماری

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

خافظه مجازی و حافظه میانجی

تقریبا تمام ریزپردازنده های کارآمد امروزی، اکثر ترانزیستورها را به حافظه میانجی و ساختارهای دیگر در پشتیبانی از نگهداری از حافظه قابل دسترس یکپارچه و بزرگ، تخصیص می دهند. بر مبنای قوانین سرانگشتی، نسبت حافظه نهان به طور معکوس دارای تناسبی با ریشه دوم اندازه آن ها می باشد. بنابراین در مرتبه اول به تایید قانون گلسینجر می پردازد. سوء تفاهمات مربوط به حافظه در دسترس یکپارچه و یکنواخت، از نظر نگهداری هزینه بردار می باشند. نهفتگی حافظه اصلی، با وجود تلاش طراحان در محدوده چندصد سیکل قرار داشته و نزدیک به هزاران سیکل در سیستم های چند گیگاهرتز SMP می باشد. با توجه به افت بالا مرتبط با فرمان کش میس، مدیریت محل واقعه به عنوان فاکتور مهمی در تعیین عملکرد نرم افزار می باشد، و نویسندگان کامپایلر و نرم افزارهای کارآمد زمان های زیادی را در مهندسی تجزیه قطعات و غلبه بر مکانیسم های پیچیده که داده ها را به سمت تراشه برده و یا از آن خارج می کنند، صرف می کنند.

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

افزایش واحدهای اجرایی با انواع یکسان به منظور اهرم بندی برابری سطح دستورالعمل و بالا بردن IPC ( ارتباط بین پردازنده) معمولا به نسبت عملکرد در هر معیار متری ترانزیستور، ناکافی می باشد. به عنوان نمونه، پورت بارگذاری شده دوم بر روی حافظه میانجی، تمایلی برای دو برابر کردن اندازه اش دارد (سلول SARM دو پورتی اغلب دو برابر بزرگتر از سلول تک پورتی می باشد، و نیاز برای افزودن منطق برای حفظ ترتیب برنامه بین بارها و موارد ذخیره شده معرفی می کند. از این رو اغلب موارد، هزینه منابع مرتبط بیش از دو برابر می باشد. علاوه بر این، اسلات دوم بار- ذخایر اغلب کمتر از مورد اول مورد استفاده قرار می گیرد، که باعث کاهش بازدهی می گردد.

3.3 پردازش دستورات از کار افتاده

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

3.4 پیش بینی انشعاب سخت افزاری

پیش بینی انشعاب سخت افزاری امروزی، تکیه ای بر روی طرح های بزرگ برای ذخیره سوابق انشعاب ها و ادرس هدف انشعاب حافظه میانجی یا دستوراتی برای افزایش پله ای عملکرد داشته و بنابراین تمایلی به سمت مکاهش عملکرد در هر ترانزیستور دارد.

انشعاب دادن سطح بالا

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

معماری هایی که به صورت بهینه تر برای برنامه های کاربردی می باشند، می توانند به طور موثری، به بسامد طرح بالاتری را از مواردی که در شکل 3 نشان داده شده است، دست بیابند. همچنین تکنولوژی های بهینه برای حفظ عملکرد، با جریانات افت ترانزیستور مهم، با شدت بیشتری به حفظ بسامدهای طراحی بالاتر نسبت به فناوری هایی که برای عمر باتری بهینه می گردند، می پردازند.

4. افزایش عملکرد و کارایی

بخش 3 به بحث در مورد مکانیسم هایی می پردازد که منجر به پایین امدن بازدهی ریزپردازنده شده است. این بخش به بحث در زمینه مکانیسم های معماری و میکرو- معماری پرداخته که کارایی طرح را بهبود می بخشند.

4.1 پردازشگر چندهسته ای

مشخص ترین راه برای بهبود بازدهی، قربانی کردن عملکرد هر رشته ( یا رشد عملکرد در هر رشته) و همچنبن معرفی هسته های چندگانه بر روی هر تراشه زمانی که ترانزیستورهای بیشتری موجود هستند، می باشد. هر چه رشته های بیشتری بتواند در مجموعه برنامه های کاربردی جای بگیرد، پردازشگر دارای بازده بیشتری می گردد. این روش این امکان را برای معماران ایجاد می کند تا به بازمعرفی طرح میکرو پردازنده ساده تر به منظور دسترسی مجدد به بازدهی ( برای نمونه به صورت ردیفی یا مدرج) می پردازد. این رویکرد برنامه نویسان را مجبور می سازد تا برنامه های کاربردی را چندرشته ای کنند، اما چون سیستم های سرور بر مبنای SMP برای طولانی مدت سازماندهی می گردند، پشتیبانی نرم افزاری خوبی برای این مدل وجود دارد. بسیاری از برنامه کاربردی دارای مقیاس خوبی در سیستم های SMP بوده و دارای مقیاس بهتری برای SMP بر روی تراشه ها می باشند. بسیاری از فروشندگان ریزپردازنده های مهم به سفارش چندپردازده های تراشه بر مبنای این مدل می پردازند. حتی در مواجهه با افت رشد عملکرد ترانزیستور، این مسیر امکان افزایش مستمر در عملکرد تراشه را در نسبت های گذشته برای حداقل یک دوره ایجاد می کند، اگر نیاز پهنای باند خارج از تراشه مد نظر قرار گیرد.

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

ریزپردازنده های RISC داده ها را از حافظه به بایگانی پیش از عملیات بر روی داده می برند. حافظه بایگانی شده توسط کامپایلر برای زبان برنامه نویسی قراردادی، مدیریت می گردد. ما بیان کرده ایم که چون بهترین کامپایلرها و بهترین برنامه نویسان قبلا به مدیریت حافظه میانجی در نرم افزار می پردازند. منطقی است تا فرض کنیم که برای برنامه نویسان و کامپایلرها آسان می باشد تا عملکرد محدود به توان را با برنامه ریزی قبلی انتقال کد و داده به ذخیرگاه محلی نسبت به یافتن روش هایی برای جبران خطای هزار سیکل زمانی که داده و کد در حافظه میانجی قرار ندارد، مد نظر قرار دهند. با مد نظر قرار دادن داده های از پیش برنامه ریزی شده و انتقال کد به طور غیرهمزمان، موازی با محاسبات، محدودیت مهم دیگری از معماری قراردادی به نام " دیوار حافظه" مد نشر قرار می گیرد. به منظور تعیین نسبت پهنای باند به حافظه اصلی که دارای نهفتگی برای نمونه، سیکل های 1K و انتقال ذرات، 8 سیکل، به اندازه 128 انتقال می بایست منشعب گردد تا کاملا به تعیین نسبت پهنای باند موجود بپردازد. ریزپردازنده های قراردادادی از تکنیک های اجرای اندیشه گاهی یا، بارگذاری دستورات برای ایجاد بیش از یک انتقال حافطه در هر رشته با برگشت نزولی قوی استفاده می کنند.

البته افزایش تعداد رشته ها بر روی تراشه کمک کننده می باشد، اما هسته های بیشتری بر روی گذرگاه وجود دارد، هر چه SPM و پروتکل های طولانی تر باشند، نهفتگی حافظه بیشتر می شود.

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

4.3 فایل های ثبت شده یکپارچه بزرگ

به منظور پشتیبانی از زملن سیکل بالا و بازدهی نسبتا عمیق انشعابات، نیاز به مواد ثبت شده کافی داریم تا به پشتیبانی از دستورات اجرایی بپردازیم. فایل های ثبت شده بزرگ به عنوان ابزارهایی با بازدهی بیشتر برای دسترسی به این اهداف نسبت به استفاده از موارد ثبت شده ای می باشد که به بسط مجموعه ثبت شده معماری کوچک تر می پردازند. مزیت دیگر مجموعه بزرگی از موارد ثبت شده این است که بازکردن حلقه های گسترده ( و برگ برگ کردن ان ها) دون نیاز برای مرتب سازی دستور توسط سخت افزار پشتیبانی می گردد. باز کردن حلقه ها و برگ برگ کردن تکرار حلقه در قابلیت های کامپایلرهای امروزی متناسب می باشد.

هزینه فایل های ثبت شده بزرگ می تواند از طریق تعیین نسبت فایل های ثبت شده و فضای نام مجزا برای تمام انواع دستورات و همچنین موارد ثبت شده با اهداف خاص ( شامل موارد ثبت شده شروط، پیوند، و ثبت شمارش ها) به اختصاص فایل های مجزا به اسکالر، ممیز شناور و رسانه/SIMD کاهش یابد.

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

درحالیکه پیش بینی انشعاب سخت افزار امروزی متناسب با عملکرد هر ترانزیستور نمی باشد، پیش بینی انشعاب نرم افزاری به عنوان ابزار به صرفه ای برای دستیابی به بهبود عملکرد های مهم می باشد. به منظور حمایت از طرح های انشعاب عمیق کارآمد، دستورات اشاره کننده به انشعاب، به صورت کد نشان داده می شود، پیش از اینکه دستورات انشعاب واقعی امکان بارگذاری به موقع دستورات را در بخش های انشعاب ایجاد کند. در ادغام با باز کردن حلقه ها و برگ برگ سازی، کامپایلرها می توانند به عملکرد در حد بهینه به ویژه در پردازنده های کارآمد منشعب به صورت عمیق، بپردازند.

4.5 سازماندهی گردش داده SIMD

سازماندهی گردش داده SIMD، که به کدگشایی و کنترل موارد بالاسری می پردازدف در دستورات چندگانه به طور موازی، مستهلک می گردد. سازمان دهیدSIMD رایج در پردازنده های کامپیوتر شخصی دارای گردش داده 128 بیت بوده که در روش های متونعی مورد استفاده قرار می گیرد، که شامل 4 عدد صحیح 32 بیتی و یا ممیز شناور می باشد. حتی اگر؛ بعضی از کامپایلرها بتوانند دستورات SIMD را از کدهای عمومی ایجاد کنند، واحدهای SIMD به طور مشترک و کارآمد توسط گردش داده SIMD ف مشخصا در کدهای مبدا مورد استفاده قرار گرفته و به این ترتیب الگوریتم ها را بازسازی می کنند.

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.

5. SMP غیرهمگن

بخش قبلی بعضی از روش هایی را نشان داده است که می تواند برای بهبود در هر ترانزیستور در ریزپردازنده ها مد نظر قرار گیرد در حالیکه به حفظ درجه بالایی از قابلیت برنامه نویسی می پردازد. به هر حال این سازماندهی متناسب با برنامه های کاربردی دیگر نمی باشد. یکی از کمبودها حالتی می باشد که توسط ذخیره گاه محلی و فایل های ثبت شده بزرگ معرفی می گردد. از این رو این سازماندهی مشخصا متناسب با برنامه های کاربردی با تغییرات شرایط بسامد همانند سیستم های عامل نمی باشد.

جهت مشاهده متن کامل، فایل ترجمه را دانلود نمایید.